什么是点对点低电压差动信令(PPLVDS)?低压差分信号(LVDS)与PPLVDS之间的区别是什么?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

什么是点对点低电压差动信令(PPLVDS)?低压差分信号(LVDS)与PPLVDS之间的区别是什么?

LVDS(低电压差分信令),也称为TIA/EIA 644,是美国国家半导体公司于1994推出的差分数据传输标准。它以千兆比特(Gbps)的速度使用廉价的双绞线电缆,同时消耗毫瓦(MW)功率。PPLVDS是LVDS的另一种形式,它代表点到点LVDS。它是最简单的总线配置,一端具有源,接着是互连介质,另一端是接收器。PPLVDS通常用于列驱动器接口。LATICECP3设备支持在2.5V和3.3V标称VCCIO上的PPLVDS操作,而标准LVDS仅支持2.5V标称VCCIO。两种标准之间的驱动强度也不同。详细的PPLVDS和LVDS接口规范可以在LaTeCeCp3族数据表(DS1021)中找到,也可以在LaTiCeCeP3Sysio使用指南(TN1177)中找到。下面是链接到网站上的文档。产品>可编程逻辑> E> PraseCeP3>文档>数据表> LaTeCeCp3EA家庭数据表(DS1021)到www. ListCaseMe.com >产品>可编程逻辑> EP> LATECIECP3>文档>应用笔记> TresteCeP3 Sysio使用指南(TN1177)

请登录后发表评论

    没有回复内容