MIG v3.0-3.5，Spartan-6 MCB – 刷新周期太大

描述

DDR SDRAM存储器（即DDR，LPDDR，DDR2，DDR3）的JEDEC标准规定必须遵守7.8微秒的刷新率。

在测试中，发现MCB的刷新率为7.85微秒。

需要修改周期以确保满足7.8微秒的JEDEC标准刷新率。

本答复记录详细说明了所需的更改。

解

解决方法：

要解决此问题，必须减少刷新周期。

步骤1 – 从刷新计数器中减去25。

在测试中，从周期计算中减去25导致真正的7.8微秒刷新周期。

要减少刷新周期，请修改mcb_raw_wrapper.v / .vhd模块中提供的MEM_REFI_VAL计算。

以下示例适用于Verilog，但应对VHDL进行类似的更改。

从：

localparam MEM_REFI_VAL =（（C_MEM_TREFI + C_MEMCLK_PERIOD -1）/ C_MEMCLK_PERIOD）;

至：

localparam MEM_REFI_VAL =（（（（C_MEM_TREFI + C_MEMCLK_PERIOD -1）/ C_MEMCLK_PERIOD））25）;

第2步 – 避免tRFC违规。

简单地从刷新计数器中减去25会导致tRFC违规。

为避免这些违规，需要将时间添加到顶级参数C_MEM_TZQINIT_MAXCNT。

此参数在memcx_wrapper.v / .vhd模块中设置。

以下示例适用于Verilog，但应对VHDL进行类似的更改。

从：

localparam C_MEM_TZQINIT_MAXCNT = 10’d512;

至：

localparam C_MEM_TZQINIT_MAXCNT = 10’d512 + 10’d16; //添加了16个时钟周期以避免trfc违规

上述变更将在MIG 3.6中进行，将与ISE软件12.3一起发布。