MIG v3.5,Spartan-3A DSP DDR SDRAM  – 使用Synplicity综合时,MAP在MIG输出设计上失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug