MIG v3.0-3.4，Spartan-6 MCB – “错误：HDL编译器：运行MIG输出时发生432”

描述

当我使用ISE 12.2通过Synthesis运行MIG v3.0-3.4 Spartan-6设计时，会出现以下错误：

错误：HDLCompiler：432 – “Mig_v3_4 / user_design / rtl / memc1_infrastructure.vhd”第293行：没有实际值或默认值。
这里声明gclk已锁定在这里声明

错误：HDLCompiler：854 – “Mig_v3_4 / user_design / rtl / memc1_infrastructure.vhd”第102行：由于先前的错误而忽略了单位。
VHDL文件Mig_v3_4 / user_design / rtl / memc1_infrastructure.vhd因错误而被忽略

为什么会出现这些错误？

解

MIG设计在MCB的时钟结构中使用BUFPLL_MCB组件。

此BUFPLL_MCB组件在ISE 12.2软件中添加了其他端口。

由于此模型更改，在MIG v3.5（ISE 12.2版本）之前生成的MIG rtl不会连接这些额外端口，这会导致在综合期间发生这些错误。

MIG v3.5设计需要使用ISE 12.2工具运行。

有关BUFPLL_MCB更改的其他信息，请参阅（Xilinx答复35976） 。