错误：“在符号，函数原型或代表文件的其他构造u1 ，无法在设计文件中找到与pinstub / port CLKEN对应的引脚。” （EDIF，Synopsys FPGA Express）

无论是否在VHDL设计文件中实际指定，FPGA Express软件都会将CLKEN端口插入EDIF文件。在MAX + ^PLUS®II软件只支持CLKEN端口通过MAX + PLUS II VHDL编译器编译VHDL设计文件。因此，它不支持通过EDIF文件传递此参数。

解决方法是通过删除以下行来修改EDIF文件：

 (port CLKEN (direction INPUT) ) 

有关此问题的更新信息，请通过http://www.synopsys.com与Synopsys联系。