忽略时序分配:MAX_DELAY; 100 ns; ;对于<SOPC_Builder_system_name> _ <clock_domain> _synch_module | data_in_d1;分配对于节点和/或路径是非法的。-Altera-Intel社区-FPGA CPLD-ChipDebug