为什么Conformal LEC失败,显示我的设计中状态机中的状态数不匹配?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Conformal LEC失败,显示我的设计中状态机中的状态数不匹配?

从版本6.0开始的Quartus®II软件在提取状态机时执行某些优化时会发生此问题。 Quartus II软件为Conformal软件生成有限状态机文件(.fsm),以解释状态机编码。在执行状态机优化之前生成FSM文件。在生成FSM文件之后发生某些状态优化时,状态机编码的差异导致黄金设计与修改设计之间的不匹配,从而停止正式验证。

要避免此问题,请在“设置”对话框的 分析和综合”页面中的 更多设置”下关闭“ 提取Verilog状态机”或“ 提取VHDL状态机 ”。请注意,根据设计,关闭状态机提取可能会降低区域/时序性能。

请登录后发表评论

    没有回复内容