在Quartus II软件版本7.1中使用时钟使能时,是否存在Cyclone III M9K存储器模块读取损坏的已知问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Quartus II软件版本7.1中使用时钟使能时,是否存在Cyclone III M9K存储器模块读取损坏的已知问题?

是的,Altera®在使用Quartus II软件7.1及更早版本编译的设计的特定配置中使用Cyclone®IIIEP3C25器件的M9K存储器模块时发现了读取问题。在这种情况下,内存读取可能会产生错误数据在器件级别,此问题仅发生在真双端口模式,双时钟(端口A和端口B),双时钟使能,一个时钟使能信号连接到设计中的VCC,并带有一定的寄存器封装。由于Quartus®II软件中的存储器封装优化,显示为任何支持的存储器模式(如单端口模式或ROM模式)的存储器模块实际上可能在真双端口模式下使用M9K存储器模块。

此问题是由时钟使能信号的错误路由引起的。

如果不在设计中的任何内存上使用时钟使能,则可以避免此问题。 例如,如果使用RAMMegaWizard®插件管理器,则不得检查设计中任何存储器的“为每个时钟信号创建一个时钟使能”选项。

从Quartus II软件7.1 SP1开始修复此问题。

对于Quartus II 7.1版,可以使用补丁。请使用 mySupport 请求补丁0.13。

请登录后发表评论

    没有回复内容