为什么我的Cyclone器件上的输出时钟是发射器的一半,是我预期频率的一半?-Altera-Intel社区-FPGA CPLD-ChipDebug