为什么我会在SignalTap II逻辑分析仪中看到致命错误?-Altera-Intel社区-FPGA CPLD-ChipDebug