Stratix®器件手册:已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

Stratix®器件手册:已知问题

问题132933:第2卷,第11章配置Stratix和Stratix GX器件,版本3.2

表11-15 错误地指出“使用EPC2器件时,只应使用外部10-k。上拉电阻。”在nSTATUS和CONF_DONE的说明中。这适用于EPC1器件,不适用于EPC2器件。 该表应该说“使用EPC1器件时,只应使用外部10-k。上拉电阻”。关于nSTATUS和CONF_DONE。

请登录后发表评论

    没有回复内容