为什么我的32位(或更高)VHDL LPM_COUNTER在功能仿真期间LPM_COUNTER正确仿真?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的32位(或更高)VHDL LPM_COUNTER在功能仿真期间LPM_COUNTER正确仿真?

使用220model.vhd220pack.vhd文件(附带软件)时,在Mentor Graphics公司的ModelSim®®软件版本5.5E和Altera公司®Quartus®II软件2.0版中存在此问题。

小于32位的VHDL计数器就足够了。 Verilog HDL不受此问题的影响。

要解决此问题,请安装Quartus II软件版本2.0 Service Pack 1,然后使用220model.vhd220pack.vhd文件(Service Pack 1附带)。

请登录后发表评论

    没有回复内容