如何为双倍数据速率(DDR2)连接地址,控制和数据线的终端?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

如何为双倍数据速率(DDR2)连接地址,控制和数据线的终端?

通常串联终端靠近源并且并行接近目的地。对于地址和控制线,串联终端应靠近FPGA或靠近存储器的并行。

但对于双向数据线,On Die Termination(ODT)用于实现此功能:在写入期间,存储器中的ODT是开放的,在读取期间,FPGA中的ODT应该是开放的。因为我们设备中的ODT是。由于不可用,我们通常将并行终端连接到靠近FPGA的数据线上的终端电压(VTT),并且比在读取期间接近存储器的串行终端更好。

请登录后发表评论

    没有回复内容