当我在异步时钟域之间有set_false_path约束时,Optimize Design for Metastability函数是否有效?-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容