当我在异步时钟域之间有set_false_path约束时,Optimize Design for Metastability函数是否有效?Altera_wiki6年前发布290 优化设计的亚稳态功能不受Synopsys设计约束( .sdc )文件中的set_false_path约束的影响。 FPGAFPGA-CPLDIntel/Altera
没有回复内容