当我使用带有–verilog_macro命令行参数的quartus_map时,为什么Quartus II软件不能正确地综合我的设计?Altera_wiki6年前发布250该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIntel/Altera
没有回复内容