当我使用带有–verilog_macro命令行参数的quartus_map时,为什么Quartus II软件不能正确地综合我的设计?-Altera-Intel社区-FPGA CPLD-ChipDebug