如果DEV_CLRn引脚悬空,APEXTM20K或FLEX®10K寄存器的状态是什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

如果DEV_CLRn引脚悬空,APEXTM20K或FLEX®10K寄存器的状态是什么?

如果使用“ 启用芯片级复位”( DEV_CLRn选项且DEV_CLRn引脚悬空,则引脚可能会受到系统噪声的影响,并且会无意中清除寄存器。这可能导致器件无法正常工作,应该避免。因此,当您使用MAX + PLUS II软件中的启用芯片级复位( DEV_CLRn选项时,请确保DEV_CLRn引脚不悬空。如果板上未连接DEV_CLRn引脚,请关闭该选项。
请登录后发表评论

    没有回复内容