当PCIEx1(HIP)的CMU PLL位于同一通道时,为什么收发器TX单工发送错误的数据?Altera_wiki6年前发布120该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/Altera
没有回复内容