当PCIEx1(HIP)的CMU PLL位于同一通道时,为什么收发器TX单工发送错误的数据?-Altera-Intel社区-FPGA CPLD-ChipDebug