为什么FIR II英特尔FPGA IP内核的抽取模式无法将预加法器和输入寄存器打包到DSP模块中?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么FIR II英特尔FPGA IP内核的抽取模式无法将预加法器和输入寄存器打包到DSP模块中?

由于英特尔®Quartus®Prime软件存在问题,如果系数和输入数据宽度为19位和18位,则抽取FIR II英特尔FPGA IP内核的预加法器和输入寄存器无法打包到DSP模块中。它还可能对设计时序性能产生重大影响。

请登录后发表评论

    没有回复内容