当sink_val信号不是经常被驱动为高电平时,为什么Viterbi IP内核输出不正确的数据?-Altera-Intel社区-FPGA CPLD-ChipDebug