当sink_val信号不是经常被驱动为高电平时,为什么Viterbi IP内核输出不正确的数据?Altera_wiki6年前发布140该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIntel/Altera
没有回复内容