在CVI II IP中,我应该选择哪种模式用于SDI输入的同步信号?-Altera-Intel社区-FPGA CPLD-ChipDebug