当DSP在27×27模式下实例化但用作9×9或12×12乘法器时,为什么Stratix10早期功耗估算器(EPE)或Quartus功率分析器(QPA)报告DSP功耗较低?-Altera-Intel社区-FPGA CPLD-ChipDebug

当DSP在27×27模式下实例化但用作9×9或12×12乘法器时,为什么Stratix10早期功耗估算器(EPE)或Quartus功率分析器(QPA)报告DSP功耗较低?

由于EPE(早期功耗估算器)和QPA(Quartus功率分析器)中的问题,当在27×27模式下实例化DSP但输入数量仅为9或12位时,您可能会看到低估的DSP功率。在其他DSP模式下,9×9和12×12乘法器可以正确处理。

<section><header title=”解决/修复方法”>

解决/修复方法

</header>

要解决此问题,请在输入数字为9或12位时以18×18模式实例化DSP,因为QPA和EPE在18×18模式下提供准确的功率估计。

</section>

请登录后发表评论

    没有回复内容