当时序报告中没有报告时序违规时,为什么我的设计在双倍数据速率输入路径上遇到数据损坏失败?-Altera-Intel社区-FPGA CPLD-ChipDebug