为什么在设计中使用ALTLVDS TX时会在汇编程序中出现致命错误?-Altera-Intel社区-FPGA CPLD-ChipDebug