当我的Stratix®10设计中使用了多个磁贴时，为什么我会在英特尔®收发器工具包中看到“无法获取通道TX / RX / LINK | *的设置”？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面