如果在H-Tile收发器Native PHY Intel Stratix 10 FPGA IP中启用PMA和PCS绑定模式,为什么RX Core FIFO已满?-Altera-Intel社区-FPGA CPLD-ChipDebug

如果在H-Tile收发器Native PHY Intel Stratix 10 FPGA IP中启用PMA和PCS绑定模式,为什么RX Core FIFO已满?

由于Quartus®PrimePro软件版本17.1存在问题,如果在非PCIe模式下启用PMA和PCS绑定模式,H-Tile收发器Native PHY?英特尔®Stratix®10FPGA IP可能会输出错误的rx_clkout频率。错误的rx_clkout频率将导致RX核心FIFO变满。

请登录后发表评论

    没有回复内容