如何添加每引脚分配以保留未使用的收发器通道?-Altera-Intel论坛-FPGA CPLD-ChipDebug