为什么我的Stratix®10器件L-Tile或H-Tile收发器PHY RTL仿真处于复位状态?-Altera-Intel社区-FPGA CPLD-ChipDebug