为什么Stratix 10 H-tile收发器Native PHY IP显示不正确的预加重幅度范围,首先是预分接头和第一次后分接?-Altera-Intel社区-FPGA CPLD-ChipDebug