为什么Quartus允许的fPLL的最小收发器refclk频率为50MHz,尽管数据表显示的最小值为25MHz?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Quartus允许的fPLL的最小收发器refclk频率为50MHz,尽管数据表显示的最小值为25MHz?

Arria®10器件收发器fPLL的最小refclk频率为50MHz。

除了与HDMI设计示例一起使用时,Quartus®Prime不允许使用低于50MHz的参考时钟。

仅对于HDMI设计示例,使用25MHz refclk。请参阅“英特尔Arria®10HDMI IP核设计示例用户指南”以生成HDMI设计示例。

固定

Arria®10数据表已更新,显示只有HDMI IP支持25MHz的refclk频率。

请登录后发表评论

    没有回复内容