在外部pll模式下使用Stratix 10 Altera LVDS SERDES IP实现多层,宽TX接口时,我应该使用哪个fclk [1..0]和loaden [1 ..]信号的索引?-Altera-Intel社区-FPGA CPLD-ChipDebug