在外部pll模式下使用Stratix 10 Altera LVDS SERDES IP实现多层,宽TX接口时,我应该使用哪个fclk [1..0]和loaden [1 ..]信号的索引?Altera_wiki6年前发布170该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/Altera
没有回复内容