我可以将收发器RX引脚用作Arria 10和Cyclone 10器件上的HDMI设计示例发送器接口(源)的Tx PLL REFCLK吗?-Altera-Intel社区-FPGA CPLD-ChipDebug