为什么启用DFE时Stratix 10 H-Tile Eye Viewer中会出现1位错误?-Altera-Intel社区-FPGA CPLD-ChipDebug