为什么我的Arria 10 SoC设计在引导加载程序或访问FPGA-to-SDRAM桥时挂起?-Altera-Intel社区-FPGA CPLD-ChipDebug