我可以在Qsys系统中手动实例化Qsys Translator IP吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

我可以在Qsys系统中手动实例化Qsys Translator IP吗?

由于Quartus®Prime软件版本16.1及更早版本AXI中的问题,Avalon MM和APB转换器IP在Qsys互连/存储器映射部分下的Quartus Prime软件Qsys IP目录窗口中可见。

转换器IP不应手动添加到Qsys系统,Qsys会自动添加它们以生成系统互连。

解决/修复方法

这个问题将在Quartus Prime软件的未来版本中修复。

请登录后发表评论

    没有回复内容