LatticeECP3数据表的输入双倍数据速率(DDR)寄存器的输入设置时间为480 ps,为什么跟踪报告将输入设置时间(DI_SET)列为3.442 ns?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

LatticeECP3数据表的输入双倍数据速率(DDR)寄存器的输入设置时间为480 ps,为什么跟踪报告将输入设置时间(DI_SET)列为3.442 ns?

DI_SET不是器件数据表中反映的数字。

DI_SET是一个内部编号,包括内部设置时间+任何数据延迟时间。。数据表的480 ps是外部时序。。如果在IPExpress中将接口配置为居中接口,则外部设置应为480 ps。 。(双倍数据速率)DDR输入触发器的时钟路径延迟补偿了DDR触发器上较大的实际输入设置规格,因为数据路径延迟较短,并将要求降至480 ps,如数据表中所示。。。因此,如果将INPUT_SETUP设置为480 ps,则跟踪将通过并显示可用的输入设置时间为480 ps。

请登录后发表评论

    没有回复内容