使用早期I / O版本时,为什么我看到Arria 10 SOCl上的DDR校准失败?-Altera-Intel社区-FPGA CPLD-ChipDebug

使用早期I / O版本时,为什么我看到Arria 10 SOCl上的DDR校准失败?

由于Quartus®Prime软件版本16.0及更早版本中的问题,Arria 10 SoC设计的RZQ引脚可以位于未启用早期I / O版本的I / O bank上。如果相关的RZQ引脚位于未启用早期I / O释放的I / O bank上,则DDR校准将失败。

解决方法/修复

要解决此问题,请确保HPS外部存储器接口的RZQ引脚位于为早期I / O发布启用的I / O Bank上。

计划在Quartus Prime软件的未来版本中修复此问题

请登录后发表评论

    没有回复内容