严重警告(16643):找到具有多个值的“ref_clk”引脚的IO_STANDARD分配。使用价值:“LVDS”-Altera-Intel社区-FPGA CPLD-ChipDebug

严重警告(16643):找到具有多个值的“ref_clk”引脚的IO_STANDARD分配。使用价值:“LVDS”

生成PHYLITE IP后,其pll参考时钟是一个单端输入时钟,其I / O标准由IP General标签> I / O设置> I / O标准参数决定。
还支持具有LVDS I / O标准的差分pll参考时钟,并通过添加QSF I / O标准约束来实现:
set_instance_assignment -name IO_STANDARD LVDS -to <ref_clk>

这会导致严重警告。

解决方法

您可以放心地忽略此严重警告。

请登录后发表评论

    没有回复内容