当Quartus Prime项目包含Arria 10外部存储器接口IP时，如何解决IO_AUX和RST_SRC_ID适配器错误？

这些错误消息及其解决方案的常见原因如下所示：

1）Quartus®Prime项目包含多个外部存储器接口，这些接口放置在同一I / O列的I / O Bank中，但具有连接到其global_reset_n端口的不同复位信号。

解决方案：放置在同一I / O列的I / O Bank中的多个接口必须具有公共复位信号 连接到他们的global_reset_n端口。

2）Quartus Prime项目启用了ALTERA_EMIF_ENABLE_ISSP。如果在项目中实例化了多个Arria 10 EMIF示例设计，则通常会发生这种情况。
qsf文件约束的示例是
set_global_assignment -name VERILOG_MACRO“ALTERA_EMIF_ENABLE_ISSP = 1”

解决方案：删除上述qsf约束，不要选择Arria 10外部存储器接口IP 诊断选项卡 – > 示例设计 – > 启用系统内源和探测选项。

如果在遵循上述指导后仍然看到fitter错误，请检查存储器接口信号是否符合引脚放置准则。
建议的起点是使用最小的放置约束，让Quartusfitter放置其余的接口信号，然后再改进引脚排列。

建议的最小放置限制是：

• 为地址/命令信号选择的I / O Bank中的一个地址信号，PLL参考时钟和RZQ引脚。
• DQS在为存储器数据总线信号选择的I / O Bank中发出信号。

有关引脚布局的更多信息，请参考外部存储器接口手册中的以下部分：
第2卷第1章 – Arria 10外部存储器接口IP指南
第3卷第2章 – DDR4的外部存储器接口实现示例（类似规则适用于其他存储器接口协议）。