必须对用户逻辑中的时钟和复位进行门控,直到配置过程完成。-Altera-Intel社区-FPGA CPLD-ChipDebug