当我使用仿真输入引脚作为启用了内部TSD的GPIO引脚时,为什么会出现错误?-Altera-Intel社区-FPGA CPLD-ChipDebug