在仿真MAX 10 ADC IP内核时,为什么IRQ在单周期转换模式下不会自动清零?-Altera-Intel社区-FPGA CPLD-ChipDebug

在仿真MAX 10 ADC IP内核时,为什么IRQ在单周期转换模式下不会自动清零?

MAX®10器件中模块化ADC IP内核的ISR寄存器中的EOP位负责生成IRQ,当接收到完整的采样块时,硬件将其设置为“1”。在RTL仿真中,该位不会自动清零。用户需要向此位写入1才能清除它。

解决方法

要将下一个中断的EOP位清零,请将1写入ISR寄存器,以指示接收到完整的采样块。

请登录后发表评论

    没有回复内容