当为Max 10器件启用ADC模块时,GPIO引脚是否可以放置在I / O bank 1B?-Altera-Intel社区-FPGA CPLD-ChipDebug