为什么在ASMI并行IP仿真期间出现错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么在ASMI并行IP仿真期间出现错误?

由于Quartus®Prime软件中的问题,ASMI并行仿真模型不包括闪存模型。

解决方法

要解决此问题,用户需要通过“asmi_sim_model”模块将其闪存模型与IP连接,用户需要自行创建设计文件。您可以参考下面的文档获取“asmi_sim_model”的示例代码:
https://www.altera.com/documentation/eis1411092756681.html#eis1411092863591

这在Quartus®PrimePro 17.0中得到修复。

请登录后发表评论

    没有回复内容