为什么Cyclone®V器件Schematic查看工作表中的BSEL / CSEL上拉和下拉电阻值与Cyclone V器件系列引脚连接指南不匹配?-Altera-Intel社区-FPGA CPLD-ChipDebug