当MAXd使用Altera Soft LVDS IP时,“ddio_l_reg”处于核心状态时是否存在时序性能问题。-Altera-Intel社区-FPGA CPLD-ChipDebug