在使用RevisionBArria®10SoC开发套件上的.jic文件编程EPCQ-L配置器件时，您可能会在Quartus®Prime编译器中看到以下错误消息。
错误（209012）：操作失败。 CONF_DONE未能成功
默认情况下，开发套件上的JTAG链包含Arria 10 FPGA，其HPS和MAX®V器件（I / O MUX CPLD）。除此之外，板载USB-Blaster II的TCK频率默认为24 MHz
由于MAX V器件的最小JTAG TCK周期为100 ns，因此它是JTAG链中较慢的器件，并导致配置失败。
解决方法
要使用.jic文件成功对Arria 10 SoC开发套件上的EPCQ-L器件进行编程，请执行以下两个步骤之一：
- 使用默认电路板设置（使用JTAG链中的Arria 10和MAX V）进行编程时，使用以下命令将JTAG时钟降至6 MHz：“jtagconfig –setparam <电缆名称> JtagClock 6M”
- 通过将DIP SW3的第3位设置为OFF位置，从链中移除MAX V CPLD。
没有回复内容