Stratix 10 Altera_LVDS IP的时钟相位对齐（CPA）模块是否支持所有SERDES因素？

英特尔®Stratix®10器件中Altera®LVDSIP的时钟相位对齐（CPA）模块支持Quartus®PrimePro 17.1版以后的所有SERDES因子，条件如下：

• 使用外部PLL选项已关闭。
• IP核功能模式是TX，RX Non-DPA或RX DPA-FIFO。
• tx_outclock相移是180°的倍数