我的Avalon-MM主接口是否需要生成egintransfer“/”beginbursttransfer“信号?-Altera-Intel社区-FPGA CPLD-ChipDebug