用于PCI Express IP内核的Gen2 Stratix V ES硬IP无法与Gen3功能根端口一起训练-Altera-Intel社区-FPGA CPLD-ChipDebug