为什么在Stratix III器件的侧I / O bank上的专用差分输入引脚上有单端I / O标准的电压降,用于Quartus II软件8.0版编译的设计?Altera_wiki6年前发布80该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/Altera
没有回复内容