为什么在Stratix III器件的侧I / O bank上的专用差分输入引脚上有单端I / O标准的电压降,用于Quartus II软件8.0版编译的设计?-Altera-Intel社区-FPGA CPLD-ChipDebug